Synchrone teller

Wat is een teller?

Een teller is een apparaat dat een bepaalde gebeurtenis kan tellen op basis van het aantal keren dat de specifieke gebeurtenis (sen) heeft plaatsgevonden. In een digitaal logisch systeem of computers kan deze teller tellen en opslaan hoe lang een bepaalde gebeurtenis of proces heeft plaatsgevonden, afhankelijk van een kloksignaal. Het meest voorkomende type teller is een sequentieel digitaal logisch circuit met een enkele klokingang en meerdere uitgangen. De uitgangen vertegenwoordigen binaire of binair gecodeerde decimale getallen. Elke klokpuls verhoogt het aantal of verlaagt het aantal.

Synchrone teller

Synchroon verwijst over het algemeen naar iets dat op basis van tijd met anderen is verbonden. Synchrone signalen treden op met dezelfde kloksnelheid en alle klokken volgen dezelfde referentieklok.

In de vorige tutorial van Asynchronous Counter hebben we gezien dat de output van die teller direct verbonden is met de input van de volgende volgende teller en een kettingsysteem maakt, en als gevolg van dit kettingsysteem verschijnt er vertraging tijdens het tellen en ontstaan ​​er telvertragingen. In synchrone teller gebruikt de klokingang over alle flip-flops dezelfde bron en genereert tegelijkertijd hetzelfde kloksignaal. Dus een teller die hetzelfde kloksignaal van dezelfde bron op hetzelfde moment gebruikt, wordt synchrone teller genoemd.

Synchrone teller

In de bovenstaande afbeelding wordt het basisontwerp van de synchrone teller weergegeven, namelijk de synchrone teller. Een 4-bits synchrone teller begint te tellen vanaf 0 (0000 in binair) en wordt verhoogd of opgeteld tot 15 (1111 in binair) en start vervolgens een nieuwe telcyclus door een reset te krijgen. De werkfrequentie is veel hoger dan de asynchrone teller van hetzelfde bereik. Ook is er geen voortplantingsvertraging in de synchrone teller alleen omdat alle flip-flops of tellertrap in een parallelle klokbron zijn en de klok alle tellers tegelijkertijd triggert.

De externe klok wordt direct parallel aan alle JK Flip-flops tegelijkertijd geleverd. Als we het circuit zien, is de eerste flip-flop, FFA, het minst significante bit in deze 4-bits synchrone teller, verbonden met een Logic 1 externe ingang via J- en K-pin. Vanwege deze verbinding, HIGH- logica over het Logic 1-signaal, verandert de toestand van de eerste flip-flop bij elke klokpuls.

Volgende fase, de tweede flip-flop FFB, input pin van J en K is verbonden met de output van de eerste Flip-flop. In het geval van FFC en FFD bieden twee afzonderlijke EN-poorten de nodige logica over hen heen. Die EN-poorten creëren logica met behulp van de invoer en uitvoer van de flip-flops van de vorige fase.

We kunnen dezelfde telvolgorde maken die wordt gebruikt in de asynchrone teller door een situatie te maken waarin elke flip-flops zijn status verandert afhankelijk van of alle voorgaande flip-flops-uitvoer logisch HOOG is. Maar in dit scenario zal er geen rimpeleffect zijn, alleen omdat alle flip-flops tegelijkertijd worden geklokt.

Synchrone neerwaartse teller

Kleine veranderingen in EN-sectie, en met behulp van de omgekeerde uitvoer van JK-flip-flop, kunnen we een synchrone neerwaartse teller maken. Een 4-bits synchrone teller begint te tellen vanaf 15 (1111 in binair) en wordt verlaagd of afgeteld tot 0 of 0000 en begint daarna een nieuwe telcyclus door zich te resetten. In synchrone teller, is de AND Gate-ingang gewijzigd. De eerste flip-flop FFA-invoer is dezelfde als die we hebben gebruikt in de vorige synchrone op-teller. In plaats van de uitvoer van de eerste flip-flop rechtstreeks naar de volgende volgende flip-flop te sturen, gebruiken we een omgekeerde uitvoerpen die wordt gebruikt om J- en K-invoer te geven over de volgende flip-flop FFB en ook wordt gebruikt als invoerpen over de EN poort. Net als bij het vorige circuit, bieden twee EN-poorten de nodige logica voor de volgende twee flip-flops FFC en FFD.

Synchroon teller-timingdiagram

In de bovenstaande afbeelding worden klokingang over flip-flops en het output-timingdiagram getoond. Bij elke klokpuls telt de synchrone teller opeenvolgend. De teluitvoer over vier outputpennen is incrementeel van 0 tot 15, in binair 0000 tot 1111 voor 4-bits synchrone op-teller. Na de 15 of 1111 wordt de teller gereset naar 0 of 0000 en telt opnieuw met een nieuwe telcyclus.

Voor een synchrone neerwaartse teller waarbij de geïnverteerde uitgang over de EN-poort is aangesloten, gebeurt precies de tegenovergestelde telstap. De teller begint te tellen van 15 of 1111 tot 0 of 0000 en wordt dan opnieuw gestart om een ​​nieuwe telcyclus te starten en begint opnieuw vanaf 15 of 0000.

4 bit-synchrone decenniumteller

Hetzelfde als een asynchrone teller, een decenniumteller of BCD-teller die 0 tot kan tellen, kan worden gemaakt door flip-flops te laten lopen. Hetzelfde als een asynchrone teller, het heeft ook de functie "delen door n" met modulo- of MOD-nummer. We moeten het aantal MOD's van de synchrone teller verhogen (kan in de configuratie Omhoog of Omlaag zijn).

Hier is het 4-bit synchrone decennium tellercircuit wordt getoond-

De bovenstaande schakeling is gemaakt met behulp van een synchrone binaire teller, die een telsequentie produceert van 0 tot 9. Extra logica's worden geïmplementeerd voor de gewenste toestandssequentie en om deze binaire teller om te zetten in een decadeteller (basis 10 getallen, decimaal). Wanneer de uitvoer tel 9 of 1001 bereikt, wordt de teller gereset naar 0000 en telt opnieuw tot 1001.

In het bovenstaande circuit zullen EN-poorten detecteren dat de telsequentie 9 of 1001 bereikt en de toestand van een derde flip-flop van links veranderen, FFC om zijn toestand bij de volgende klokpuls te veranderen. De teller wordt dan teruggezet op 000 en begint opnieuw te tellen totdat 1001 is bereikt.

MOD-12 kan worden gemaakt van het bovenstaande circuit als we de positie van EN-poorten veranderen en het telt 12 toestanden van 0 (0000 in binair) tot 11 (1011 in binair) en vervolgens opnieuw instellen op 0.

Trigger Pulse-gerelateerde informatie

Er zijn twee soorten flip-flops met flank-trigger beschikbaar: positieve flank of negatieve flank.

Flip-flops met positieve flank of stijgende flank tellen een enkele stap wanneer de klokingang van status verandert van logisch 0 naar logisch 1, met andere woorden: logisch laag naar logisch hoog.

Aan de andere kant tellen negatieve flank- of dalende flank-flip-flops één enkele stap wanneer de klokingang zijn toestand verandert van logisch 1 naar logisch 0, met andere term logisch hoog naar logisch laag.

Rimpel-tellers gebruiken dalende flank of negatieve flank getriggerde klokplussen om de status te veranderen. Er zit een reden achter. Het maakt het gemakkelijker om tellers samen te voegen, aangezien het meest significante bit van de ene teller de klokingang van de volgende teller kan aansturen.

Synchrone telleraanbieding uitvoeren en uitvoeren van pin voor aan tegenkoppeling gerelateerde toepassing. Hierdoor is er geen voortplantingsvertraging in het circuit.

Voordelen en nadelen van synchrone teller

Nu zijn we bekend met de synchrone teller en wat is het verschil tussen de asynchrone teller en de synchrone teller. Synchrone teller elimineert veel beperkingen die aankomen in Asynchrone teller.

De voordelen van de synchrone teller zijn als volgt:

1. Het is gemakkelijker te ontwerpen dan de asynchrone teller.
2. Het werkt tegelijkertijd.
3. Er is geen voortplantingsvertraging mee verbonden.
4. De telvolgorde wordt gecontroleerd met behulp van logische poorten, de kans op fouten is kleiner.
5. Snellere werking dan de asynchrone teller.

Hoewel er veel voordelen zijn, is een groot nadeel van het werken met een synchrone teller dat het veel extra logica vereist om te presteren.

Gebruik van synchrone teller

Er zijn maar weinig toepassingen waarbij synchrone tellers worden gebruikt

1. Bewegingsbesturing van de machine
2. Motortoerenteller
3. Encoders met roterende as
4. Digitale klok of pulsgeneratoren.
5. Digitale horloge- en alarmsystemen.