- D Flip-flop:
- Vereiste componenten:
- D Flip-Flop schakelschema en uitleg:
- Praktische demonstratie van D Flip-Flop:
De term digitaal in elektronica staat voor het genereren, verwerken of opslaan van gegevens in de vorm van twee toestanden. De twee toestanden kunnen worden weergegeven als HOOG of LAAG, positief of niet-positief, ingesteld of gereset, wat uiteindelijk binair is. De hoge is 1 en de laagste is 0 en daarom wordt de digitale technologie uitgedrukt als reeksen nullen en enen. Een voorbeeld is 011010 waarin elke term een individuele staat vertegenwoordigt. Dit vergrendelingsproces in hardware wordt dus gedaan met behulp van bepaalde componenten zoals vergrendeling of flip-flop, multiplexer, demultiplexer, encoders, decoders en dergelijke, gezamenlijk aangeduid als sequentiële logische circuits.
Dus we gaan het hebben over de flip-flops, ook wel latches genoemd. De grendels kunnen ook worden opgevat als Bistabiele Multivibrator als twee stabiele toestanden. Over het algemeen kunnen deze grendelcircuits actief-hoog of actief-laag zijn en kunnen ze worden geactiveerd door respectievelijk HIGH- of LOW-signalen.
De meest voorkomende soorten flip-flops zijn,
- RS Flip-flop (RESET-SET)
- D Flip-flop (gegevens)
- JK Flip-flop (Jack-Kilby)
- T Flip-flop (Toggle)
Van de bovenstaande typen zijn alleen JK- en D-flip-flops beschikbaar in de geïntegreerde IC-vorm en worden ook veel gebruikt in de meeste toepassingen. Hier in dit artikel zullen we het hebben over D-type Flip Flop.
D Flip-flop:
D Flip-flops worden ook gebruikt als onderdeel van geheugenopslagelementen en gegevensprocessors. D-flip-flop kan worden gebouwd met NAND-poort of met NOR-poort. Vanwege de veelzijdigheid zijn ze verkrijgbaar als IC-pakketten. De belangrijkste toepassingen van D-flip-flop zijn het introduceren van een vertraging in het timingcircuit, als een buffer, waarbij gegevens op specifieke intervallen worden bemonsterd. D-flip-flop is eenvoudiger in termen van bedradingsverbinding in vergelijking met JK-flip-flop. Hier gebruiken we NAND-poorten om de D-flip-flop te demonstreren.
Wanneer het kloksignaal LAAG is, zal de input nooit de outputstatus beïnvloeden. De klok moet hoog zijn om de ingangen actief te maken. De D-flip-flop is dus een gecontroleerde bi-stabiele latch waarbij het kloksignaal het stuursignaal is. Nogmaals, dit wordt verdeeld in een door een positieve flank getriggerde D-flip-flop en een door een negatieve flank getriggerde D-flip-flop. De output heeft dus twee stabiele toestanden op basis van de inputs die hieronder zijn besproken.
Waarheidstabel van D Flip-Flop:
|
Klok |
INVOER |
UITGANG |
|
|
D |
Q |
Q ' |
|
|
LAAG |
X |
0 |
1 |
|
HOOG |
0 |
0 |
1 |
|
HOOG |
1 |
1 |
0 |
De D (Data) is de invoerstatus voor de D-flip-flop. De Q en Q 'vertegenwoordigen de uitgangstoestanden van de flip-flop. Volgens de tabel verandert de uitgang op basis van de ingangen van status. Maar het belangrijkste om te overwegen is dat deze allemaal alleen kunnen voorkomen in aanwezigheid van het kloksignaal. Dit werkt precies zoals SR-flip-flop alleen voor de gratis ingangen.
Vertegenwoordiging van D Flip-Flop met behulp van logische poorten:
|
INVOER |
UITGANG |
|
|
Invoer 1 |
Invoer 2 |
Uitgang 3 |
|
0 |
0 |
1 |
|
0 |
1 |
1 |
|
1 |
0 |
1 |
|
1 |
1 |
0 |
Dus door de NAND-poort waarheidstabel te vergelijken en de inputs toe te passen zoals gegeven in de D flip-flop waarheidstabel, kan de output geanalyseerd worden. Analyse van de bovenstaande assembly als een structuur in drie fasen waarbij de vorige toestand (Q ') als 0 wordt beschouwd
wanneer D = 1 en CLOCK = HIGH
Uitgang: Q = 1, Q '= 0. Werken is correct.
PRESET en CLEAR:
D-flip-flop heeft nog twee ingangen, namelijk PRESET en CLEAR. Een HIGH-signaal naar de CLEAR-pin zorgt ervoor dat de Q-uitgang wordt gereset, wat 0 is. Evenzo zorgt een HIGH-signaal naar de PRESET-pin ervoor dat de Q-uitgang wordt ingesteld op 1. Vandaar dat de naam zelf de beschrijving van de pinnen verklaart.
|
Klok |
INVOER |
UITGANG |
|||
|
VOORAF INGESTELD |
DOORZICHTIG |
D |
Q |
Q ' |
|
|
X |
HOOG |
LAAG |
X |
1 |
0 |
|
X |
LAAG |
HOOG |
X |
0 |
1 |
|
X |
HOOG |
HOOG |
X |
1 |
1 |
|
HOOG |
LAAG |
LAAG |
0 |
0 |
1 |
|
HOOG |
LAAG |
LAAG |
1 |
1 |
0 |
IC-pakket:
Het IC dat hier wordt gebruikt, is HEF4013BP (Dual D-type flip-flop). Het is een 14-pins pakket met daarin 2 individuele D-flip-flops. Hieronder vindt u het pin-diagram en de bijbehorende beschrijving van de pinnen.
|
PIN |
PIN Beschrijving |
|
Q |
Echte output |
|
Q ' |
Compliment output |
|
CP |
Klokinvoer |
|
CD |
CLEAR-Directe invoer |
|
D |
Gegevensinvoer |
|
SD |
PRESET-Directe invoer |
|
V SS |
Grond |
|
V DD |
Voedingsspanning |
Vereiste componenten:
- IC HEF4013BP (dubbele D-flip-flop) - 1 nr.
- LM7805 - 1 nr.
- Tactiele schakelaar - 4 nr.
- 9V batterij - 1 nr.
- LED (Groen - 1; Rood - 1)
- Weerstanden (1kὨ - 4; 220kὨ -2)
- Breadboard
- Draden aansluiten
D Flip-Flop schakelschema en uitleg:
Hier hebben we IC HEF4013BP gebruikt voor het demonstreren van het D Flip Flop Circuit, dat twee D-type flip-flops erin heeft. De IC HEF4013BP-stroombron V DD varieert van 0 tot 18V en de gegevens zijn beschikbaar in het gegevensblad. Onderstaand snapshot laat het zien. Omdat we LED aan de uitgang hebben gebruikt, is de bron beperkt tot 5V.
We hebben een LM7805-regelaar gebruikt om de LED-spanning te beperken.
Praktische demonstratie van D Flip-Flop:
De knoppen D (Data), PR (Preset), CL (Clear) zijn de ingangen voor de D-flip-flop. De twee LED's Q en Q 'vertegenwoordigen de uitgangstoestanden van de flip-flop. De 9V-batterij fungeert als ingang voor de spanningsregelaar LM7805. Daarom wordt de gereguleerde 5V-uitgang gebruikt als de Vcc- en pintoevoer naar de IC. Dus voor verschillende input op D kan de corresponderende output worden gezien door LED Q en Q '.
De pinnen CLK, CL, D en PR worden normaal gesproken in de begintoestand naar beneden getrokken, zoals hieronder weergegeven. Daarom zal de standaard invoerstatus LAAG zijn voor alle pinnen. De begintoestand volgens de waarheidstabel is dus zoals hierboven weergegeven. Q = 1, Q '= 0.
Hieronder hebben we de verschillende toestanden van D-type Flip-Flop beschreven met behulp van D-flip-flopcircuit gemaakt op breadboard.
Staat 1:
Klok - LAAG; D - 0; PR - 0; CL - 1; Q - 0; Q '- 1
Voor de status 1-ingangen brandt de RODE led, wat aangeeft dat de Q 'HOOG is en de GROENE led geeft aan dat Q LAAG is. Zoals hierboven besproken wanneer CLEAR is ingesteld op HIGH, wordt Q gereset naar 0 en is hierboven te zien.
Staat 2:
Klok - LAAG; D - 0; PR - 1; CL - 0; Q - 1; Q '- 0
Voor de ingangsstand 2 brandt de GROENE led om aan te geven dat de Q HOOG is en de RODE led geeft aan dat Q 'LAAG is. Zoals hierboven besproken wanneer PRESET is ingesteld op HIGH, is Q ingesteld op 1 en is hierboven te zien.
Staat 3: Klok - LAAG; D - 0; PR - 1; CL - 1; Q - 1; Q '- 1
Voor de State 3-ingangen branden de RODE en GROENE led, wat aangeeft dat de Q en Q 'in eerste instantie HOOG zijn. Wanneer de PR en CL naar beneden worden getrokken bij het loslaten van de knoppen, wordt de toestand gewist.
Staat 4: Klok - HOOG; D - 0; PR - 0; CL - 0; Q - 0; Q '- 1
Voor de ingangsstand 4 brandt de RODE led, wat aangeeft dat de Q 'HOOG is en de GROENE led geeft aan dat Q LAAG is. Deze toestand is stabiel en blijft daar tot de volgende klok en invoer. Aangezien de CLOCK flank wordt getriggerd van LOW tot HIGH, moet de D-invoerknop worden ingedrukt voordat u op de CLOCK-knop drukt.
Staat 5: Klok - HOOG; D - 1; PR - 0; CL - 0; Q - 1; Q '- 0
Voor de State 5 inputs brandt de GROENE led, wat aangeeft dat de Q HOOG is en de RODE led geeft aan dat Q 'LAAG is. Deze toestand is ook stabiel en blijft daar tot de volgende klok en invoer. Aangezien de CLOCK flank wordt getriggerd van LOW tot HIGH, moet de D-invoerknop worden ingedrukt voordat u op de CLOCK-knop drukt.
